ЛАБОРАТОРНА РОБОТА 3 - PDF

Description
ЛАБОРАТОРНА РОБОТА 3 Дослідження транзисторно-транзисторних логічних (ТТЛ) схем В лабораторній роботі виконуються такі досліди: Дослідження схеми логічного елементу «І-НІ» на ТТЛ; Дослідження схеми логічного

Please download to get full document.

View again

of 16
All materials on our website are shared by users. If you have any questions about copyright issues, please report us to resolve them. We are always happy to assist you.
Information
Category:

Leadership & Management

Publish on:

Views: 17 | Pages: 16

Extension: PDF | Download: 0

Share
Transcript
ЛАБОРАТОРНА РОБОТА 3 Дослідження транзисторно-транзисторних логічних (ТТЛ) схем В лабораторній роботі виконуються такі досліди: Дослідження схеми логічного елементу «І-НІ» на ТТЛ; Дослідження схеми логічного елементу «І» без інверсії на ТТЛ; Дослідження схеми логічного елементу «І» з інверсією на ТТЛ; Дослідження схеми логічного елементу «АБО-НІ» на ТТЛ; Дослідження схеми логічного елементу «2І-АБО-НІ» на ТТЛ. Мета роботи: Ознайомлення з принципами побудови транзисторно-транзисторних логічних схем та їх експериментальне дослідження в пакеті Electronics Workbench v5.12. План виконання лабораторної роботи 1 Вивчити розділ «3.1 Теоретичні відомості». 2 Відповісти на контрольні питання розділу «3.4 Контрольні питання». 3 Ознайомитись з віртуальними приладами, які використовуються в лабораторній роботі (розділ «3.2 Опис контрольно-вимірювальних приладів»). 4 Виконати лабораторну роботу згідно розділу «3.3 Завдання лабораторної роботи». 5 Оформити звіт по лабораторній роботі. 1 3.1 Теоретичні відомості Транзисторно-транзисторні логічні (ТТЛ) схеми з'явилися як результат розвитку схем діодно-транзисторної логіки (ДТЛ) завдяки заміні матриці діодів багатоеміттерним транзистором (БЕТ), що являє собою інтегральний елемент, який поєднує властивості діодних логічних схем і транзисторного підсилювача. Основна відмінність БЕТ від звичайних полягає в тім, що він має декілька емітерів, розташованих таким чином, що пряма взаємодія між ними через ділянку бази, що їх з'єднує, практично виключається. У такий спосіб БЕТ являє собою сукупність декількох транзисторних структур, що мають загальний колектор і безпосередньо взаємодіючих один з одним тільки за рахунок руху основних носіїв. Розглянемо роботу ТТЛ елемента на прикладі схеми рисунок 3.1. а) б) Рис. 3.1 Приклад логічного елементу «І-НІ» на ТТЛ Якщо на обидва входи логічного елемента (емітери транзистора VT1) подані рівні U 1 вх, що відповідають високому позитивному рівню потенціалу, то всі транзисторні структури, що утворюють БЕТ, працюють в активному інверсному режимі. Активний інверсний режим визначається тим, що база транзистора VT 1 з'єднана через резистор R 1 із джерелом живлення (як правило E дж. ж = 5В), а колектор транзистора VT 1 підключений до бази транзистора VT 2, потенціал якого не перевищує десятих часток вольта, колекторний перехід виявляється зміщеним у прямому напрямку. 2 Падіння напруги U кб транзистора VT 1 при цьому невелике (десяті частки вольта). Напруга U бе відкритого в цей час транзистора VT 2 також складає десяті частки вольта. Тому потенціал бази транзистора VT 1 щодо точки нульового потенціалу складає приблизно +1 В. Оскільки до емітерів транзистора VT 1 прикладена напруга, близька до E дж. ж, обидва емітерних переходи дійсно виявляються зміщеними у зворотному напрямку. Режим, при якому перехід база-емітер транзистора зміщений у зворотному напрямку, а перехід базаколектор у прямому, називається активним інверсним режимом. Струм колектора транзистора VT 1 є струмом бази транзистора VT 2 і забезпечує режим насичення останнього. У результаті на виході елемента виникає низький рівень потенціалу U 0 вих, що відповідає логічному нулю (порядку 0,3 В). Вхідні струми I вх мають напрямок, показаний на рисунку 3.1 а). Якщо на один із входів елемента поданий високий рівень потенціалу U 1 вх, що відповідає логічній одиниці, а на інший вхід - низький рівень U 0 вх, що відповідає логічному нулю, то емітерний перехід, на який подано низький рівень, виявляється зміщеним у прямому напрямку (рисунок 3.1 б)). У результаті виникає струм колектора транзистора VT 1, що є зворотнім струмом переходу база-колектор транзистора VT 2. Транзистор VT 2 працює в режимі відсічки, і на виході елемента виникає високий рівень потенціалу E джж. і відповідає логічній одиниці. U 1 вих близький до напруги живлення Інший емітерний перехід, на який подано високий рівень потенціалу, все ще зміщений у зворотному напрямку. Оскільки в активному інверсному режимі коефіцієнт передачі за струмом транзистора малий (порядку 0,1), то цей перехід практично не впливає на величину струму колектора транзистора VT 1. Очевидно, що на виході елемента високий рівень потенціалу буде й у тому випадку, якщо змінити потенціали на входах елемента в порівнянні з попереднім випадком, або подати на обидва входи низький рівень потенціалу. Отже, даний логічний елемент реалізує функцію «І-НІ». Елемент, зображений на рисунку 3.1, що ілюструє роботу ТТЛ елементів, має малу навантажувальну здатність, оскільки інвертор на транзисторі VT 2 має великий вихідний опір. Для збільшення навантажувальної здатності більшість ТТЛ елементів містять більше складний потужний інвертор (рисунок 3.2). 3 Рис. 3.2 Приклад логічного елементу «І-НІ» на ТТЛ з більшою навантажувальною здатністю Якщо на обидва входи такого елемента подано високий рівень потенціалу, то транзистори VT 2 та VT 4 знаходяться в режимі насичення, а транзистор VT 3 у режимі відсічки. Вихідний опір елемента в цьому випадку малий, оскільки визначається малим опором ділянки колектор-емітер насиченого транзистора VT 4. При наявності низького рівня потенціалу хоча б на одному із входів елемента, транзистори VT 2 та VT 4 знаходяться в режимі відсічки, а транзистор VT 3 в активному режимі. У цьому випадку малий вихідний опір елемента обумовлений малим вихідним опором транзистора VT 3, який працює як емітерний повторювач. Існує ряд мікросхем ТТЛ, які в обчислювальних пристроях логічної функції не виконують. Їхнє призначення формування цифрових сигналів, обслуговування енергоємних цифрових навантажень. Ці елементи ТТЛ прийнято називати буферними. Буферні елементи можуть передавати сигнали без інверсії, або з інверсією. На рисунку 3.3 наведена буферного елемента без інверсії з відкритим колектором. 4 Рис. 3.3 Приклад логічного елементу «І» на ТТЛ Наявність відкритого колектора дозволяє використати як зовнішнє навантаження такі елементи, як: електромеханічні реле, світлодіоди й т.п. В схемотехніці ТТЛ застосовуються два способи вибору по команді цифрових сигналів: дозвіл по входах мікросхеми та по їх виходам. У першому випадку на час дії команди дозволяється або забороняється прийом сигналу по входу логічного елемента, у другому вихід розмикається та переходить в Z стан ( Z стан такий стан елемента, при якому його вихід практично відірваний від навантаження). Щоб подати на мікросхему такі команди, треба передбачити вивід дозволу по входу EI (від англ. enable input ) і дозвіл по виходу EO (від англ. enable output ). На рисунку 3.4 показана організації входу дозволу EI, керованого інверсною командою. 5 E дж.ж R1 R4 R5 A VT1 VT3 VT5 R2 VD1 VT2 VT4 Y B EI VT6 R3 Рис. 3.4 Приклад організації входу дозволу EI Транзистори VT 1 та VT 2 мають додаткові об'єднані емітери, які утворюють вхід EI. Якщо на цей вхід подати напругу низького рівня, вхідні струми транзисторів VT 1 та VT 2 будуть протікати на землю. Через це сигнальні входи A і B ніяку комбінацію сигналів високого й низького рівня прийняти не зможуть. На виході Y буде зафіксована напруга високого рівня незалежно від рівнів на входах A і B. Якщо ж на вході дозволу EI виявиться напруга високого рівня, проходження сигналів A і B буде дозволено. На рисунку 3.5 зображена інвертора, що має третій вихідний стан Z, коли вихід Y розмикається. 6 Рис. 3.5 Схема інвертора з третім станом Z У стандартну схему інвертора ТТЛ тут доданий інвертор DD 1 і діод VD 1. Якщо на вхід керування E O подати напругу високого рівня, вихідна напруга інвертора DD 1 стане низькою; катод діода VD 1 буде в цей момент заземлений. Через це на колекторі транзистора VT 2 буде майже нульовий потенціал, транзистор проводити струм не зможе. Транзистори VT 3 та VT 4 при такому розподілі потенціалів перебувають у режимі відсічки. У такий спосіб вихід Y ніби висить у повітрі. Мікро переходить у стан Z з дуже великим (порядку сотень кілоом) вихідним опором. Якщо на вхід E O подати напругу низького рівня, то інвертор із входом I та виходом Y працює як звичайний буферний елемент. Таким чином маємо схему ТТЛ елемента з керуванням по виходу (рисунок 3.5). На рисунку 3.6 наведена ТТЛ елемента «АБО-НІ», а на рисунку 3.7 ТТЛ елемента «2І-АБО-НІ». 7 E дж.ж. R1 R2 R4 R5 VT1 VT4 VT5 A VT2 VT3 VD1 Y VT6 R3 B Рис. 3.6 Схема ТТЛ елемента «АБО-НІ» Рис. 3.7 Схема ТТЛ елемента «2І-АБО-НІ» 8 3.2 Опис контрольно-вимірювальних приладів Генератор цифрових сигналів (розділ Instruments Word Generator) Генератор цифрових сигналів призначений для формування різних комбінацій цифрових сигналів (логічних «1» та «0») з різною частотою. Генерація може бути організована циклічно, пошагово або з перериванням. Реалізована функція сигналу «готовність даних». Графічне позначення та лицева панель генератора цифрових сигналів зображені на рисунку 3.8. Рис. 3.8 Графічне позначення та лицева панель генератора цифрових сигналів Цифровий логічний аналізатор (розділ Instruments Logic Analyzer) Цифровий логічний аналізатор призначений для перегляду осцилограм цифрових сигналів. В цифровому логічному аналізаторі реалізовані такі функції, як: можливість використання внутрішнього та зовнішнього сигналів синхронізації, регулювання частоти розгортки. Графічне позначення та лицева панель цифрового логічного аналізатора зображені на рисунку Рис. 3.9 Графічне позначення та лицева панель цифрового графічного аналізатора 10 3.3 Завдання лабораторної роботи Відповідно до номера варіанту, вибрати логічний елемент для дослідження. Вихідні дані до вибору схеми наведені у таблиці 3.1. Таблиця 3.1 варіанта Дослід 1. Дослідження логічних елементів на ТТЛ. 1.1 Запустити Electronics Workbench. 1.2 Підготувати новий файл до роботи. Для цього необхідно виконати такі операції: File New та File Save as, після чого буде необхідно вказати ім я файлу і каталог у якому буде зберігатися. 1.3 Задати необхідні параметри моделювання (рисунок 3.10). 11 Рис Параметри моделювання 1.4 Зібрати досліджувану схему (див. Таблицю 3.1). В зв язку з відсутністю БЕТ транзисторів в базі Electronics Workbench їх необхідно замінити звичайними транзисторами згідно еквівалентної схеми рисунок Рис Еквівалентна БЕТ транзистора 12 1.5 Дослідити реакцію схеми на всі можливі комбінації вхідних сигналів. Для цього під єднати до входу схеми генератор цифрових сигналів та згенерувати послідовність вхідних сигналів згідно таблиці істинності елементу. 1.6 До виходу схеми під єднати цифровий логічний аналізатор. 1.7 Коли зібрана і готова до запуску, натиснути кнопку вмикання живлення на панелі інструментів. 1.8 Спостерігати за зміною стану виходу схеми відповідно до комбінації вхідних сигналів. 1.9 Замалювати отримані цифрові осцилограми Згідно отриманих цифрових осцилограм побудувати таблицю станів досліджуваних схем та зробити висновки. По закінченню виконання дослідів оформити звіт по лабораторній роботі на підставі отриманих експериментальним шляхом даних. Звіт повинен складатися з схем проведених дослідів та отриманих результатів відповідно, а також висновків зроблених по закінченню кожного досліду. 13 3.4 Контрольні питання (БЕТ): Питання 3.1 Що являє собою багатоеміттерним транзистор Вибір правильної відповіді: 1. сукупність декількох транзисторних структур, що мають загальний колектор 2. сукупність декількох транзисторних структур, що мають загальний
Related Search
Similar documents
View more...
We Need Your Support
Thank you for visiting our website and your interest in our free products and services. We are nonprofit website to share and download documents. To the running of this website, we need your help to support us.

Thanks to everyone for your continued support.

No, Thanks